En el marco de las celebraciones por los 25 años del Grupo de Microelectrónica (GuE), el día de hoy hemos tenido el enorme placer y honor de ser visitados por el Dr. Andrei Vladimirescu.

El Dr. Andrei Vladimirescu fue un colaborador clave en el elaboración del simulador SPICE de la Universidad de California en Berkeley, además de ser pionero en la simulación eléctrica en computadoras paralelas con el simulador CLASSIE como parte de su doctorado y fue autor de “The SPICE Book” con gran acogida en el mundo electrónico.

Actualmente es profesor de proyectos de investigación en la Universidad de California en Berkeley, Universidad Técnica de Delft y el Instituto de Electrónica de París (ISEP), así como consultor de la industria. Sus actividades de investigación se encuentran en las áreas de diseño, simulación y modelado de CMOS y  circuitos para la computación cuántica. El profesor Vladimirescu es miembro Life del IEEE  y miembro electo del BoG del CASS (Sociedad de circuitos y sistemas del IEEE).

El profesor Vladimirescu participó este año en el evento IEEE-LASCAS 2017 (el evento más importante sobre circuitos y sistemas electrónicos de la región centro y sudamericana) junto al profesor Dr. Carlos Silva Cárdenas, Presidente del Comité Directivo del LASCAS y director del GuE.

Luego del LASCAS 2017, el profesor Vladimirescu pasó por la ciudad de Lima y aprovechó para visitar al GuE, conocer las instalaciones y a los miembros del mismo, aunque es bueno aclarar que él ya ha trabajado con el GuE, puesto que en el ISEP, el profesor Vladimirescu fue co-orientador del Dr. Walter Enrique Calienes Bartra, quien es miembro del GuE.

Aquí, en el GuE, se aprovecho esta ilustre visita para hacer una exposición de los últimos trabajos del área analógica, lo que estuvo a cargo de los ingenieros Sammy Cerida y Luis Rodriguez Mecca, además del alumno Diego Antón, siendo que el profesor Vladimirescu quedó gratamente impresionado por el nivel y calidad de los mismos.

Dr. Carlos Silva Cárdenas y MSc. Ing. Mario Raffo
Grupo de Microelectrónica (GuE)
Sección Electricidad y Electrónica (SEE)
Pontificia Universidad Católica del Perú (PUCP)
Av. Universitaria N° 1801 – San Miguel
Teléf. 626-2000 anexo 4684

En el transcurso del año 2016 se realizaron propuestas para modificar 2 cursos electivos del programa curricular de la especialidad de Ingeniería Electrónica de la PUCP: Física Electrónica y el curso de Microelectrónica, además de la propuesta de un nuevo curso electivo: Circuitos Digitales Avanzados (de momento será dictado como Temas de Ingeniería Electrónica 2). Se reconoce y agradece públicamente el apoyo brindado para este fin por parte del Coordinador de la Especialidad de Ingeniería Electrónica de la PUCP, el MSc. Ing. Miguel Cataño.

A continuación, en los siguientes enlaces, podrán encontrar los programas analíticos de los mencionados cursos, los ciclos en los que serán ofrecidos además de los profesores que los dictarán:

2017-1: 1IEE01 – Microelectrónica. Profesor Dr. Ing. Carlos Silva

2017-2: 1IEE03 – Temas de Ingeniería Electrónica 2 (Circuitos Digitales Avanzados). Profesor MSc. Ing. Mario Raffo

2018-0: IEE209 – Física Electrónica. Profesor: MSc. Ing. Renato Campana

A la fecha de ser escrito este post, se pone de conocimiento que el curso de Física Electrónica se dictó en el 2017-0 y contó con 28 alumnos. En el transcurso de este 2017, se propondrán dos cursos adicionales y serán anunciados en el debido momento.

MSc. Mario Raffo
Ingeniero Electrónico CIP 123736
Laboratorio de Microelectrónica (V-301)
Sección Electricidad y Electrónica (SEE)
Pontificia Universidad Católica del Perú (PUCP)
Av. Universitaria N° 1801 – San Miguel
Teléf. 626-2000 anexo 4684

El día Viernes 24 de Febrero de 2017, el Ing. Sammy Cerida brindará una conferencia titulada Nanotecnologías Emergentes.

La comunidad PUCP está cordialmente invitada.

MSc. Mario Raffo
Ingeniero Electrónico CIP 123736
Laboratorio de Microelectrónica (V-301)
Sección Electricidad y Electrónica (SEE)
Pontificia Universidad Católica del Perú (PUCP)
Av. Universitaria N° 1801 – San Miguel
Teléf. 626-2000 anexo 4684

El año 2016, el Grupo de Microelectrónica (GuE) de la PUCP fue ganador del fondo DARI-PUCP, lo que permitió traer a un profesional del extranjero. En este caso se contactó con el MSc. Ing. Pedro Toledo, quien es el Gerente de Proyectos del NSCAD (el NSCAD es el responsable del CI-Brasil en Porto Alegre), para que dé una capacitación en RF en el GuE.

En el GuE consideramos de vital importancia la capacitación que va a ser proporcionada por Pedro Toledo, puesto que así podremos tener un gran proyecto que englobe las tres áreas en cuestión: (Analógica, Digital y RF).

El programa analítico de la capacitación está en el siguiente enlace: RF_IC_Design__Peru

El cronograma de la capacitación está en el siguiente enlace: Hands-on training with RF IC Design Concepts – Analog

Lamentablemente, por motivos de capacidad, los cupos son limitados y ya fueron asignados.

MSc. Mario Raffo
Ingeniero Electrónico CIP 123736
Laboratorio de Microelectrónica (V-301)
Sección Electricidad y Electrónica (SEE)
Pontificia Universidad Católica del Perú (PUCP)
Av. Universitaria N° 1801 – San Miguel
Teléf. 626-2000 anexo 4684

The RADSAGA coordination team would like to inform you that the RADSAGA Marie Skłodowska-Curie training network will be opening 15 PhD positions on radiation effects to electronics on February 20th.

The students will be hosted at different universities, institutes and companies around Europe and will have an attractive remuneration and a dedicated training budget. More information about the positions and contacts can be found here: http://radsaga.web.cern.ch/.

The following links are a flyer and poster with information about the project and recruitment process.

RADSAGA_RecruitmentFlyer

RADSAGA_RecruitmentPoster

A continuación encontrará una lista de congresos representativos en Micro y Nano Electrónica (Analógico, Digital y RF). La información se presenta bajo el siguiente formato: “Nombre del congreso”, hipervínculo incluido y entre paréntesis el deadline (tomando como referencia, mayormente, las ediciones de 2017).

ICICDT (01/02)

ReCoSoC (15/02)

CONEIMERA (20/03*)

SBCCI (20/03)

SBMICRO (27/03)

ESSCIRC (10/04)

INTERCON (20/04)

RF IC (16/03)

IEEE MWCAS (18/03)

CAMTA (21/03)

FPL (26/03)

VLSI-SoC (03/05)

WCAS (22/05 **)

BIOCAS (16/06)

CETC (30/09 *** y $)

LASCAS (24/10)

IBERCHIP (24/10 $$)

ARC (11/11)

ISCAS (18/11)

LATS (25/11 ***)

GLSVLSI (23/12 $$$)

(*) Congreso Coneimera (Perú, no indizado), fecha de envío de resumen. Las siguientes etapas están descritas en: https://www.facebook.com/601082313408133/photos/pb.601082313408133.-2207520000.1487609428./639195402930157/?type=3&theater

(**) Congreso WCAS, cuyo objetivo es la industria y no la investigación. En el mismo se exponen técnicas empleadas en la industria cuando se presenta alguna situación ‘X’. Dado lo expuesto, este congreso no es indizado.

(***) En el LATS y en el CETC, hay una primera fecha para la entrega del resumen y aproximadamente una semana después se envía el artículo completo.

($) El congreso CETC no es indizado, sin embargo en ediciones como la de 2013, permitió que algunos trabajos fueran publicados en el Procedia Technology Journal de ScienceDirect / Elsevier.

($$) Worshop Iberchip, el mismo no es indizado.

($$$) Fecha de envío del abstract, aproximadamente dos semanas después se envía el artículo compleo.

MSc. Mario Raffo
Ingeniero Electrónico CIP 123736
Laboratorio de Microelectrónica (V-301)
Sección Electricidad y Electrónica (SEE)
Pontificia Universidad Católica del Perú (PUCP)
Av. Universitaria N° 1801 – San Miguel
Teléf. 626-2000 anexo 4684

por Gabriel Silva Javier

Al imaginarnos un sistema de comunicación por radio (la radio que usamos para escuchar música es un ejemplo, pero no el único) nos imaginamos inmediatamente una gran cantidad de circuitos electrónicos dedicados tales como mezcladores, filtros, detectores entre otros. Sin embargo, existe una tecnología llamada SDR (Software Defined Radio) que, aunque no nueva pues data de los inicios de la década de los 90’s y sus orígenes se remontan aún más atrás a la década de los 70’s , implementa estos componentes de hardware en software [1] y que se está expandiendo en la actualidad debido a la potencia de las computadoras de propósito general modernas y/o sistemas de computación embebidos.

Equipo SDR-100. Un sistema de radio basado en SDR

 

En un artículo previo se habló de las ventajas de los FPGA’s sobre los ASIC’s. Los primeros presentan como principal ventaja el que son reconfigurables y se pueden implementar nuevos diseños una y otra vez a través de la descripción en un HDL (hardware description language). Los sistemas SDR aprovechan la aún mayor flexibilidad que ofrece el diseño en software por sobre el uso de hardware para implementar determinado componente del sistema [2]. Un diseño en software permitiría una mejora del sistema con simplemente la adición de líneas de código a nuestro programa, además de una mayor transparencia para el diseñador al usar lenguajes de alto nivel para el diseño del algoritmo del componente en cuestión (llámese filtro, mezclador, amplificador, etc).

Arquitectura del software de un receptor SDR [2].

 

Si bien el desarrollo actual de las computadoras de propósito general y de los DSP’s (digital signal processors) es alto en cuanto a la velocidad de procesamiento, tampoco se puede tomar a los sistemas SDR como la solución definitiva para el diseño. La naturaleza secuencial del software hace que las implementaciones en hardware sean más rápidas por sobre las implementaciones SDR. Un saludable punto intermedio es el desarrollo de sistemas “mixtos” [3] sobre FPGA’s con procesadores embebidos (procesadores NIOS en el caso de FPGA’s de Altera [4] y PowerPC y MicroBlaze para los de Xilinx [5]). Dentro del FPGA podrían haber bloques especiales implementados en hardware (aquellos que requieran paralelismo y mayor velocidad) y otros tantos usando SDR corriendo sobre el procesador embebido.

[1] http://en.wikipedia.org/wiki/Software-defined_radio#cite_ref-0

[2] http://www.flex-radio.com/Data/Doc/qex1.pdf

[3] www.xilinx.com/products/design_resources/proc_central/resource/ETP-442Paper.pdf

[4] http://www.altera.com/products/ip/processors/nios/nio-index.html

[5] http://www.xilinx.com/products/design_resources/proc_central/index.htm

 

Jueves 2

6:00pm
El MOSFET, ISFET, ENFET
Dr. Carlos Silva

6:30pm
Modulación y Demodulación PAM en FPGA para el Laboratorio de Comunicaciones Digitales
Henry Block Saldaña

7:00pm
Neurona CMOS de integración de disparo para codificación temporal logarítmica
Taliana Herrera Rojas

7:30pm
Análisis automático de flujo vehicular y peatonal en Intersecciones de avenidas mediante procesamiento de video
Ing. Pedro Crisóstomo

8:00pm
Diseño de una arquitectura para la implementación de un filtro RLS adaptativo sobre un FPGA
Ing. Walter Calienes Bartra

8:30pm
Transmisor Digital Reconfigurable MC_DS_CDMA para terminales móviles SDR
Oscar Robles Palacios

9:00pm
Sistema Óptico de Medición de Desplazamientos en Ensayos de Simulación Sísmica
Dr. Paul Rodriguez

Viernes 3

6:00pm
Diseño de un demodulador FM basado en la tecnologia software-defined radio en un FPGA
José Francisco Quenta Cuno

6:30pm
Imágenes aéreas desde aviones radiocontrolados para agricultura de precisión
Ing. Andrés Flores

7:00pm
Filtro Pasabanda RF utilizando una inductancia activa
David Córdova Vivas

7:30pm
Diseño de un procesador RISC de propósito general
Ing. Jorge Benavides Aspiazu

8:00pm
Resistencia de alto valor utilizando topologías de OTAs
César Vásquez Vargas

8:30pm
Receptor Digital de 1 canal con interfaz PCI para el radar del ROJ
Jorge De La Cruz Marín