RADSAGA: 15 PhD positions on radiation effects to electronics

The RADSAGA coordination team would like to inform you that the RADSAGA Marie Skłodowska-Curie training network will be opening 15 PhD positions on radiation effects to electronics on February 20th.

The students will be hosted at different universities, institutes and companies around Europe and will have an attractive remuneration and a dedicated training budget. More information about the positions and contacts can be found here: http://radsaga.web.cern.ch/.

The following links are a flyer and poster with information about the project and recruitment process.

RADSAGA_RecruitmentFlyer

RADSAGA_RecruitmentPoster

Congresos en Micro y Nano Electrónica

A continuación encontrará una lista de congresos representativos en Micro y Nano Electrónica (Analógico, Digital y RF). La información se presenta bajo el siguiente formato: “Nombre del congreso”, hipervínculo incluido y entre paréntesis el deadline (tomando como referencia, mayormente, las ediciones de 2017).

 

ICICDT (01/02)

ReCoSoC (15/02)

CONEIMERA (20/03*)

SBCCI (20/03)

SBMICRO (27/03)

INTERCON (20/04)

RF IC (16/03)

IEEE MWCAS (18/03)

CAMTA (21/03)

FPL (26/03)

VLSI-SoC (03/05)

WCAS (22/05 **)

SPL (12/06 ***)

BIOCAS (16/06)

CETC (30/09 $ y $$)

LASCAS (24/10)

IBERCHIP (24/10 $$$)

ARC (11/11)

ISCAS (18/11)

LATS (25/11 $)

 

(*) Congreso Coneimera (Perú, no indizado), fecha de envío de resumen. Las siguientes etapas están descritas en: https://www.facebook.com/601082313408133/photos/pb.601082313408133.-2207520000.1487609428./639195402930157/?type=3&theater

(**) Congreso WCAS, cuyo objetivo es la industria y no la investigación. En el mismo se exponen técnicas empleadas en la industria cuando se presenta alguna situación ‘X’. Dado lo expuesto, este congreso no es indizado.

(***) Congreso SPL cuya última edición se realizó en el 2014, sin embargo se tiene referencias que se reactivará y habrá edición en el 2018.

($) En el LATS y en el CETC, hay una primera fecha para la entrega del resumen y aproximadamente una semana después se envía el artículo completo.

($$) El congreso CETC no es indizado, sin embargo en ediciones como la de 2013, permitió que algunos trabajos fueran publicados en el Procedia Technology Journal de ScienceDirect / Elsevier.

($$$) Worshop Iberchip, el mismo no es indizado.

 

MSc. Mario Raffo
Ingeniero Electrónico CIP 123736
Laboratorio de Microelectrónica (V-301)
Sección Electricidad y Electrónica (SEE)
Pontificia Universidad Católica del Perú (PUCP)
Av. Universitaria N° 1801 – San Miguel
Teléf. 626-2000 anexo 4684

Tecnología inalámbrica para SSD

por Maria Grazzia Guila

 

La universidad de Keio (http://www.keio.ac.jp/) presentó hace poco, una nueva tecnología para obtener una comunicación inalámbrica para los discos de estado sólido (SSD). Para este proyecto, se trabajó con discos de estado sólido compuestos con 64 capas tridimensionales de memoria FLASH NAND. Estas memorias, como su mismo nombre lo indica, se basan en puertas lógicas NAND y tienen una forma diferente de escritura y borrado que sus demás análogas, puesto que para escribir se usa un túnel de inyección, así como un túnel de ‘soltado’ para el borrado de información [1]. Puesto que se basan mayoritariamente en compuertas NAND, son de bajo costo y su desempeño es óptimo para dispositivos de almacenamiento masivo, como la SSD de este proyecto, ya que la memoria solo permite acceso secuencial.

Para la tecnología inalámbrica en mención, se utilizó el funcionamiento del acoplamiento inductivo, que consiste en crear un campo magnético para lograr una estimulación de corriente a través de un cable. Si este cable está formado por una bobina, el campo magnético que se produce se amplifica por varios grados, es entonces que el campo magnético es mucho más grande a diferencia que si fuese recto.

Para esta investigación, se construyeron SSDs con la tecnología inalámbrica de acoplamiento inductivo (antes mencionada), pues de esta manera se podía utilizar menos recursos de energía así como menos componentes. Así, los discos tendrán la capacidad de absorber menos energía, casi un 50% menos. Por otro lado, se logra una reducción de los paquetes de circuitos, optimizando así el espacio y energía.

El grupo de investigación nombró a este nuevo SSD como MICRO SSD. Además, mencionó que puede ser creado desde un único paquete LSI, dentro de los cuales estarán incluidos 64 chips de flash NAND así como 200 cables. Si bien es cierto, mencionar que son necesarios 200 cables puede parecer una exageración o un número bastante elevado para esta nueva propuesta, comparándolos con los 1500 cables que se requieren actualmente para una comunicación muy semejante, pueden no significar tantos. Además, estos pueden ser utilizados únicamente en el transporte de energía, ya que la comunicación de los datos entre la memoria y el control se realiza de manera inalámbrica.

Para mayor información con respecto a las tarjetas SSD, pueden acceder a la siguiente web y encontrar más detalles:
http://es.engadget.com/tag/NAND/page/2/

[1] http://es.wikipedia.org/wiki/Memoria_flash
[2] http://en.wikipedia.org/wiki/Integrated_circuit#SSI.2C_MSI_and_LSI
Artículo obtenido de:
[3] http://grupogeek.com/2009/02/18/desarrollan-tecnologia-inalambrica-para-ssds/

SDR vs hardware tradicional

por Gabriel Silva Javier

Al imaginarnos un sistema de comunicación por radio (la radio que usamos para escuchar música es un ejemplo, pero no el único) nos imaginamos inmediatamente una gran cantidad de circuitos electrónicos dedicados tales como mezcladores, filtros, detectores entre otros. Sin embargo, existe una tecnología llamada SDR (Software Defined Radio) que, aunque no nueva pues data de los inicios de la década de los 90’s y sus orígenes se remontan aún más atrás a la década de los 70’s , implementa estos componentes de hardware en software [1] y que se está expandiendo en la actualidad debido a la potencia de las computadoras de propósito general modernas y/o sistemas de computación embebidos.


Equipo SDR-100. Un sistema de radio basado en SDR

 

En un artículo previo se habló de las ventajas de los FPGA’s sobre los ASIC’s. Los primeros presentan como principal ventaja el que son reconfigurables y se pueden implementar nuevos diseños una y otra vez a través de la descripción en un HDL (hardware description language). Los sistemas SDR aprovechan la aún mayor flexibilidad que ofrece el diseño en software por sobre el uso de hardware para implementar determinado componente del sistema [2]. Un diseño en software permitiría una mejora del sistema con simplemente la adición de líneas de código a nuestro programa, además de una mayor transparencia para el diseñador al usar lenguajes de alto nivel para el diseño del algoritmo del componente en cuestión (llámese filtro, mezclador, amplificador, etc).


Arquitectura del software de un receptor SDR [2].

 

Si bien el desarrollo actual de las computadoras de propósito general y de los DSP’s (digital signal processors) es alto en cuanto a la velocidad de procesamiento, tampoco se puede tomar a los sistemas SDR como la solución definitiva para el diseño. La naturaleza secuencial del software hace que las implementaciones en hardware sean más rápidas por sobre las implementaciones SDR. Un saludable punto intermedio es el desarrollo de sistemas “mixtos” [3] sobre FPGA’s con procesadores embebidos (procesadores NIOS en el caso de FPGA’s de Altera [4] y PowerPC y MicroBlaze para los de Xilinx [5]). Dentro del FPGA podrían haber bloques especiales implementados en hardware (aquellos que requieran paralelismo y mayor velocidad) y otros tantos usando SDR corriendo sobre el procesador embebido.

 

Programa IV Workshop Microelectronica PUCP

Jueves 2

6:00pm
El MOSFET, ISFET, ENFET
Dr. Carlos Silva

6:30pm
Modulación y Demodulación PAM en FPGA para el Laboratorio de Comunicaciones Digitales
Henry Block Saldaña

7:00pm
Neurona CMOS de integración de disparo para codificación temporal logarítmica
Taliana Herrera Rojas

7:30pm
Análisis automático de flujo vehicular y peatonal en Intersecciones de avenidas mediante procesamiento de video
Ing. Pedro Crisóstomo

8:00pm
Diseño de una arquitectura para la implementación de un filtro RLS adaptativo sobre un FPGA
Ing. Walter Calienes Bartra

8:30pm
Transmisor Digital Reconfigurable MC_DS_CDMA para terminales móviles SDR
Oscar Robles Palacios

9:00pm
Sistema Óptico de Medición de Desplazamientos en Ensayos de Simulación Sísmica
Dr. Paul Rodriguez

Viernes 3

6:00pm
Diseño de un demodulador FM basado en la tecnologia software-defined radio en un FPGA
José Francisco Quenta Cuno

6:30pm
Imágenes aéreas desde aviones radiocontrolados para agricultura de precisión
Ing. Andrés Flores

7:00pm
Filtro Pasabanda RF utilizando una inductancia activa
David Córdova Vivas

7:30pm
Diseño de un procesador RISC de propósito general
Ing. Jorge Benavides Aspiazu

8:00pm
Resistencia de alto valor utilizando topologías de OTAs
César Vásquez Vargas

8:30pm
Receptor Digital de 1 canal con interfaz PCI para el radar del ROJ
Jorge De La Cruz Marín

IV Workshop Microelectrónica PUCP

El 2 y 3 de Abril se realizará el IV Workshop Microelectrónica PUCP, donde participarán el Grupo de Microelectrónica – GuE y el Grupo de Procesamiento Digital de Señales e Imágenes – GPDSI. Las exposiciones se realizarán desde las 6:00pm hasta las 9:30pm en el Auditorio de Ingeniería. En los siguientes días publicaremos el programa del evento.

Quedan todos invitados!

 

 

VHDL & Verilog… ¿Cuál debo usar?

por Jorge Tonfat

Vhdl y Verilog son los HDL’s (Hardware Description Languages) más difundidos actualmente. Ambos son estándares en la industria de ASICs y FPGAs. Ambos poseen sus respectivos estándares IEEE. Existe aún hasta el día de hoy una discusión sobre cual es mejor o cual debería ser el que un estudiante debería aprender primero. Douglas Smith, autor del libro HDL Chip design, publicó un artículo [1] en 1996 donde muestra algunas semejanzas y diferencias de éstos dos lenguajes. Debido a la fecha de la publicación, el autor no contempla las características del Verilog 2001, por lo tanto algunas de sus afirmaciones podrían no ser ciertas en la actualidad. A continuación mostraré un pequeño resumen de ese artículo.
Hay dos aspectos para modelar hardware que todo lenguaje de descripción de hardware debe brindar: verdadera abstracción comportamental y estructural. A continuación se muestra una serie de características que tienen el VHDL y el Verilog.

Capacidad de abstracción

El hardware estructural es modelado eficientemente por el VHDL y el Verilog. Cuando se modela hardware abstracto, la capacidad del VHDL solo puede ser alcanzada por Verilog usando PLI (una extensión del lenguaje). Entonces la elección de usar uno u otro no está en lo técnico sino más bien en preferencias personales, disponibilidad de la herramienta EDA, cuestiones comerciales o de negocios.
El modelamiento en VHDL y Verilog cubren casi el mismo espectro a través de los diferentes niveles de abstracción, ver figura 1.

 

 

Figura 1. Capacidad de modelamiento [1].

Tipos de datos

VHDL: Se permite el uso de tipos de datos definidos por el lenguaje y por el usuario. Esto significa que se necesitan funciones para convertir objetos de un tipo a otro. Esto permite que los modelos sean más fáciles de escribir y leer.
Verilog: A diferencia del VHDL, los tipos de datos son más simples y están orientados al modelamiento en hardware. Todos están definidos por el lenguaje. Verilog podría ser preferido por su simplicidad.

Operadores

Ambos poseen similar número de operadores, aunque Verilog posee unos operadores de reducción unitarios muy útiles, estos permiten reducir un vector de bits a un solo bit utilizando algún operador lógico (ejem. AND).
Si desean averiguar otras diferencias y semejanzas pueden descargar la versión original del artículo publicado en el IEEE ACM Design Automation Conference de 1996.
Si desean averiguar más sobre Verilog este enlace es muy interesante.[2]

[1] Douglas J. Smith, “VHDL & Verilog Compared & Contrasted – Plus Modeled Example Written in VHDL, Verilog and C.,” Design Automation Conference, vol. 0, no. 0, pp. 771-776, 33rd Annual Conference on Design Automation (DAC’96), 1996.
[2] http://www.asic-world.com/verilog/index.html

DISEÑO DE UNA INTERFASE CON LABVIEW PARA EL CONTROL DE UNA BOMBA DE JERINGA MODULAR

Por Frank Maldonado Huayaney

Actualmente vivimos en un mundo donde las especialidades dependen mutuamente de otras para su desarrollo, éste es el caso de la química y de la electrónica donde cada vez se tienen equipos de alta tecnología que facilitan a los investigadores la obtención de datos más precisos. Este es el motivo que nos impulsó a desarrollar el proyecto de implementación de una interface con labview para el control de una bomba de jeringa modular.
El programa de Labview es un software de programación gráfica que posee funciones prediseñadas muy importantes en las áreas de transmisión de datos, matemática, control entre otros que facilitan la programación.
En la investigación de biosensores, las sustancias químicas necesitan ser mezcladas con medidas en unidades de micro litros exactamente y a una velocidad determinada. Para ello se necesitan equipos de alta precisión y de un software que sea de fácil uso a cualquier usuario que no tenga conocimientos de programación ni de electrónica.
Tomando en consideración estas necesidades, así como la utilidad del software Labview se desarrollo una interface amigable, implementando una comunicación serial RS232 para transmitir las instrucciones a una bomba peristáltica.

El programa convierte instrucciones de fácil uso para el usuario a caracteres ASCII sólo entendidas por la bomba. Para la facilitar al usuario las instrucciones se agrupan en tareas. Dentro de una instrucción, por ejemplo, podemos decir que se vacíe 30 uL de un reactivo X a un recipiente y luego otro reactivo Y a una velocidad muy lenta. La unión de tareas da como resultado un experimento. Así mismo en el programa se puede indicar el número de veces que se quiere repetir el experimento, esto es importante ya que dentro de la química los resultados se tienen que verificar varias veces para obtener un promedio. Adicionalmente el programa tiene una alarma que indica la culminación del proceso permitiendo que el usuario realicé otras actividades y simplemente regresar cuando haya culminado. Con este software se pueden controlar más de una bomba ya que en la mayoría de experimentos 6 canales (los que trae este modelo de bomba) no son suficientes para los reactivos.

Este proyecto fue implementado en el Centre de Phytopharmacie de la Université de Perpignan (Francia) en conjuntos con investigadores de la Pontificia Universidad Catolica del Perú (Grupo de microelectronica), investigadores de importantes universidades de Mexico, España, Francia e Italia. Actualmente el proyecto sigue funcionando y pertenece a la red AlfaBiosenintg. Proyectos como éste muestra que con el trabajo conjunto de distintas especialidades y la colaboración entre distintos países se pueden lograr importantes proyectos de investigación que contribuyan con la industria.

 

Quantum-dot Cellular Automata (QCA)

QCA es una tecnología de varias que buscan ser una opción de reemplazo para la tecnología CMOS que se ha mantenido gracias a sus propiedades de escalabilidad entre otras. Lamentablemente a medida que se reduce el tamaño de los transistores aumentan los problemas de corrientes de fuga a través del óxido de la puerta. A diferencia, los QCA mejoran su funcionamiento cuando se hacen más pequeños.

Los quantum-dots son como pozos en donde los electrones quedan atrapados y no pueden salir a menos que se les de la energía suficiente. Cada celda QCA posee cuatro quantum-dots, ordenados en forma de cuadrado en donde los electrones, aprovechando el efecto túnel, pueden pasar de un quantum-dot a otro. También posee dos electrones extras, que estan ubicados generalmente de forma diagonal dentro del arreglo de quantum-dots, y que representan los valores logicos “0” y
“1”.

Dada la forma de las celdas, al colocar varias juntas, la polarización de una afecta a las de su entorno sicronizándolas, lo que nos permite construir distintos elementos lógicos y cables. En el caso de los cables la nueva polarización se copia de celda a celda aunque también se puede formar una cadena inversora girando el arreglo 45 grados, en donde el valor se invierte en cada celda. Una ventaja es que se pueden cruzar una cadena inversora y un cable sin alterar los valores que viajan por ambas, lo que nos facilita la labor de ruteo. Otra es que con cinco celdas se pueden construir una compuerta AND, una OR o la funcion mayoría.

Las celdas requieren un reloj para funcionar, el cual les permite cambiar de estado en alta y comportarse como latch en baja. Se utilizan cuatro relojes, cada uno desfasado 90 grados, para mantener el flujo de datos a través de las celdas en cuatro estados: bajando, en baja, subiendo y en alta. Además, no se necesita alimentación aparte de la generada por los relojes.

En cuanto a la implementación, se puede lograr de varias maneras pero no han sido completamente desarrolladas. La que podemos resaltar es la de semiconductores, actualmente utilizada para hacer chips, aunque todavía no se ha llegado al tamaño minimo requerido para poder producir dispositivos con QCAs que trabajen a temperatura ambiente.

Actualmente hay programas para diseñar circuitos con QCAs y que permiten simular el funcionamiento como QCADesigner.

 

Ricardo Gallegos Dextre

http://en.wikipedia.org/wiki/Quantum_dot_cellular_automata
http://qcadesigner.ca/tutorials/QCATutorial.html

FPGA’s: Definición, usos y beneficios

Definición

El término FPGA (Field Programmable Gate Array) hace referencia a dispositivos lógicos programables de propósito general. Como su nombre lo dice se basa en un arreglo de bloques compuertas y su funcionamiento se basa en la posibilidad de configurar la interconexión entre dichos bloques, para de esta manera poder describir el comportamiento de prácticamente cualquier circuito digital.

Usos

Hoy en día, luego de realizar la ardua labor de diseñar un circuito digital y comprobar que todo funciona correctamente en las simulaciones, viene el siguiente y no menos arduo paso, comprobar que todo funciona correctamente en un circuito físico. En este punto hay varios caminos, mandar a fabricar el circuito integrado, lo cual es una buena idea, o implementar tu diseño en un FPGA, lo cual es sumamente más barato y versátil. Bastará con unas decenas de clics y tendrás tu circuito listo para probarlo.

Las aplicaciones de un FPGA son muy diversas, si diseñas un circuito que va a ser producido a gran escala puedes usar estos módulos para tus etapas de prueba y depuración de errores en hardware, y si tu pasión es diseñar y lo haces por diversión o solo requieres implementar una pequeña cantidad puedes usar FPGA’s. Los hay de muchas velocidades y cantidades de componentes según lo que se ajuste a tus necesidades, lo cual permite hacer desde diseños sencillos, hasta circuitos mucho más complejos.

Ventajas

Entre las ventajas de estos dispositivos tenemos la posibilidad de poder usarlos una y otra vez para implementar nuestros diseños, la versatilidad de poder implementar prácticamente cualquier circuito en ellos. A pesar de ser un dispositivo programable dispone de una gran cantidad de compuertas (más de 330K de celdas lógicas en la Virtex-5 y más de 680K, en el caso de la Stratix IV) y puede trabajar a grandes velocidades

(hasta 550Mhz de clock en la Virtex-5 y hasta 600Mhz en el caso de la Stratix IV, por citar dos de los FPGA’s más potentes en el mercado). Es por esto que para aplicaciones de testeo de circuitos o producción de muy bajas cantidades los FPGA’s son la mejor solución.

 

Lezter Romero Torres

Imagenes tomadas de:

http://www.ufps.edu.co/materias/uelectro/htdocs/pdf/fpga.pdf
http://www.altera.com/products/devices/stratix-fpgas/stratix-iv/stxiv-index.jsp
http://www.xilinx.com/products/virtex5/
http://www.dataweek.co.za/news.aspx?pklNewsId=23549&pklCategoryID=35
http://electronicdesign.com/Articles/ArticleID/17202/17202.html
http://www.fpga4fun.com/TextLCDmodule.html