Al imaginarnos un sistema de comunicación por radio (la radio que usamos para escuchar música es un ejemplo, pero no el único) nos imaginamos inmediatamente una gran cantidad de circuitos electrónicos dedicados tales como mezcladores, filtros, detectores entre otros. Sin embargo, existe una tecnología llamada SDR (Software Defined Radio) que, aunque no nueva pues data de los inicios de la década de los 90’s y sus orígenes se remontan aún más atrás a la década de los 70’s , implementa estos componentes de hardware en software [1] y que se está expandiendo en la actualidad debido a la potencia de las computadoras de propósito general modernas y/o sistemas de computación embebidos.

Equipo SDR-100. Un sistema de radio basado en SDR

En un artículo previo se habló de las ventajas de los FPGA’s sobre los ASIC’s. Los primeros presentan como principal ventaja el que son reconfigurables y se pueden implementar nuevos diseños una y otra vez a través de la descripción en un HDL (hardware description language). Los sistemas SDR aprovechan la aún mayor flexibilidad que ofrece el diseño en software por sobre el uso de hardware para implementar determinado componente del sistema [2]. Un diseño en software permitiría una mejora del sistema con simplemente la adición de líneas de código a nuestro programa, además de una mayor transparencia para el diseñador al usar lenguajes de alto nivel para el diseño del algoritmo del componente en cuestión (llámese filtro, mezclador, amplificador, etc).

Arquitectura del software de un receptor SDR [2].

Si bien el desarrollo actual de las computadoras de propósito general y de los DSP’s (digital signal processors) es alto en cuanto a la velocidad de procesamiento, tampoco se puede tomar a los sistemas SDR como la solución definitiva para el diseño. La naturaleza secuencial del software hace que las implementaciones en hardware sean más rápidas por sobre las implementaciones SDR. Un saludable punto intermedio es el desarrollo de sistemas “mixtos” [3] sobre FPGA’s con procesadores embebidos (procesadores NIOS en el caso de FPGA’s de Altera [4] y PowerPC y MicroBlaze para los de Xilinx [5]). Dentro del FPGA podrían haber bloques especiales implementados en hardware (aquellos que requieran paralelismo y mayor velocidad) y otros tantos usando SDR corriendo sobre el procesador embebido.